Atelier : Concevoir avec le Network On Chip de Versal AMD (Langue Francaise) 9h - 17h CET

(ref.ACAP_NOC)

1 jour - 7 heures

Objectifs

  • Après avoir suivi cette formation complète, vous aurez les compétences nécessaires pour :
    • Identifier les principaux composants du network on chip dans le ACAP de Versal.
    • Inclure les composants nécessaires pour accéder au NoC depuis le PL
    • Configurer la QoS de la connexion pour un mouvement efficace des données.

Prérequis

  • Toute classe d'architecture de dispositif Xilinx
  • Familiarité avec la Vivado® Design Suite

Publics Concernés

  • Techniciens et Ingénieurs en électronique numérique
  • Toutes nos formations étant données à distance, sont accessibles aux personnes à mobilité réduite.
  • Notre partenaire AGEFIPH nous accompagne pour mettre en place les adaptations nécessaires liées à votre handicap.
              • agefiph

Notes

  • Date de version : 01/04/2024

Chapitres

Jour 1

Introduction et concepts NoC

Architecture NoC

Contrôleur de mémoire DDR NoC

Optimisation des performances du NoC

Moyens Pedagogiques

  • Formation Inter-entreprise en ligne:
    • Présentation par Webex de Cisco
              • Webex de Cisco

Encadrement

  • Formateur agréé AMD : Ingénieur Electronique et Télécommunication ENSIL
    • Expert FPGA AMD – Langage VHDL/Verilog – Design RTL
    • Expert SoC & MPSoC AMD – Langage C/C++ – Design Systèmes
    • Expert DSP & RFSoC AMD – HLS - Matlab - Design DSP RF
    • Expert Versal AMD – Engins AI – Architecte Système Hétérogènes

PC Recommandé

  • Configuration logicielle :
  • Configuration matérielle :
    • Ordinateur récent (i5 ou i7)
    • OS Linux 64-bits (Windows 10 compatible)
    • Minimum 16Go de mémoire vive
    • Résolution d'affichage recommandée 1920x1080

Partenaire

xilinx atp