Formations VHDL

Formations sur le langage VHDL

Synthèse logique et simulation VHDL pour Conception de FPGA AMD

Connaitre l'architecture générale des FPGAs AMD, le langage VHDL pour la synthèse et la simulation d'un FPGA Xilinx et les méthodologies de base (synchronisme, IP Catalog, contraintes basiques - timing, IOs -, analyse statique de timing)