Vitis™ High Level Synthesis
(ref.D_HLS)

2 jours - 14 heures   
Objectifs et compétences visés
- 1 - Savoir décrire le flux de synthèse de haut niveau, utiliser l'outil Vitis HLS pour un premier projet et identifier l'importance du banc de test
- 2 - Savoir utiliser les directives pour améliorer les performances et la surface et sélectionner les interfaces RTL
- 3 - Savoir identifier les pièges de codage courants ainsi que les méthodes d'amélioration du code pour le RTL/matériel.
- 4 - Savoir effectuer l'intégration au niveau système de l'IP générée par l'outil Vitis HLS
Publics Concernés
- Techniciens et Ingénieurs en électronique numérique
- Toutes nos formations étant données à distance, sont accessibles aux personnes à mobilité réduite.
- Les personnes en situation de handicap peuvent avoir des besoins spécifiques pour suivre la formation. Notre partenaire AGEFIPH nous accompagne pour mettre en place les adaptations nécessaires liées à votre handicap. N’hésitez pas à nous contacter pour en discuter.
Prérequis
- Connaissance de C ou C++
- Connaissances basiques des architectures de FPGA
Contenu de la formation
Objectif 1
- Introduction à la synthèse de haut niveau {Lecture}
- Flux d'outils Vitis HLS {Lecture, Lab}
- Interface en ligne de commande de l'outil Vitis HLS {Lecture, Lab}
- Introduction à la méthodologie de conception HLS UltraFast {Lecture}
Objectif 2
- Exploration de la conception avec les directives {Lecture}
- Introduction aux interfaces d'E/S {Lecture}
- Protocoles d'E/S de niveau bloc {Lecture, Lab}
- Protocoles d'E/S au niveau du port {Lecture, Lab}
- Protocoles d'E/S au niveau du port : Interfaces AXI4 {Lecture}
- Protocoles d'E/S au niveau du port : Interfaces mémoire {Lecture, Lab}
- Pipeline pour la performance : PIPELINE {Lecture, Lab}
Objectif 2
- Pipeline pour la performance : DATAFLOW {Lecture, Lab}
- Optimisation des structures pour la performance {Lecture, Lab}
Objectif 3
- Comportement par défaut de l'outil Vitis HLS : Latence {Lecture}
- Réduire la latence {Lecture}
- Améliorer l'utilisation de la surface et des ressources {Lecture, Lab}
- Bibliothèques C de l'outil Vitis HLS : Précision arbitraire {Lecture, Lab}
- Modélisation du matériel {Lecture}
- Utilisation des pointeurs dans l'outil de HLS de Vitis {Lecture}
Objectif 4
- Flux de conception HLS - Intégration du système {Lecture, Lab}
Méthodes et suivi pédagogiques - Evaluation et reconnaissance
- Méthodes pédagogiques :
- Alternance de cours, de questionnaires techniques et d’exercices réalisés sur machine individuellement.
- Suivi pédagogique :
- Feuille de présence émargée
- Evaluation pédagogique :
- Fiche d'évaluation continue et de progression :
- Questionnaire technique
- Résultat des Travaux pratiques
- Validation des Objectifs
- Evaluation de satisfaction :
- En fin de formation : fiche d’appréciation remplie par le stagiaire
- A 3 mois : fiche d'évaluation remplie par le stagiaire après application entreprise
- Reconnaissance :
- Attestation de formation avec évaluation des acquis fournie au stagiaire
- Certificat de réalisation fourni à son employeur
Moyens Pédagogiques
- Formation Inter-entreprise en distanciel :
- Connexion internet rapide, webcam, casque micro
- Présentation par Webex de Cisco
- Fourniture de matériel de cours en format PDF
- Travaux pratiques sur PC individuel à distance par RealVNC
- Formation Intra-entreprise en présentiel sur site client : (modalités à valider en amont de la formation)
- Suggestion de fourniture par le client :
- Salle de formation
- Vidéoprojecteur
- Tableau blanc
- PC individuel avec outils AMD
- Fourniture par MVD Training :
- Matériel de cours en format PDF
- Travaux pratiques sur PC individuel (prêt de matériel possible sur demande)
Matériel Informatique Recommandé
- Formation Inter-entreprise en distanciel :
- Ordinateur récent OS Linux ou Windows 64-bits
- Internet rapide, webcam, casque micro
- Outil logiciel WebEx Cisco
- Outils logiciels AMD à distance :
- Outil logiciel RealVNC Viewer
- Outils logiciels AMD en local :
- Outil logiciel AMD Vitis
- Formation en présentiel sur site client :
- Ordinateur récent OS Linux ou Windows 64-bits
- Outil logiciel AMD Vitis
Encadrement Pédagogique
- William Duluc, Ingénieur Electronique et Télécom, Expert AMD depuis 2009 et Formateur AMD depuis 2017 :
- Expert FPGA AMD – Langage VHDL/Verilog – Design RTL
- Expert SoC & MPSoC AMD – Langage C/C++ – Design Systèmes
- Expert DSP & RFSoC AMD – HLS - Matlab - Design DSP RF
- Expert Versal AMD – Engins AI – Architecte Système Hétérogènes
Partenaire Certifié

Notes
- Date de version : 15/11/2024