Concevoir avec Versal® AI Engine

(ref.ACAP_AIE)

4 jours - 28 heures

Objectifs

  • Après avoir suivi cette formation, vous aurez les compétences nécessaires pour
    • 1 - Décrire l'architecture et la structure d'accès à la mémoire de l'AI Engine.
    • 2 - Décrire le flux complet d'accélération des applications avec l'outil Vitis™.
    • 3 - Programmer un seul noyau AI Engine à l'aide de l'outil Vitis IDE
    • 4 - Programmer plusieurs noyaux AI Engine en utilisant les graphiques Adaptive Data Flow (ADF)
    • 5 - Décrire le flux au niveau du système, le mouvement des données entre les moteurs PS, PL et AI, et les spécifications avancées de saisie des graphes.
    • 6 - Implémenter un noyau AI Engine en utilisant les intrinsèques pour un FIR symétrique.
    • 7 - Utiliser diverses techniques d'optimisation du noyau de l'AI Engine.
    • 8 - Déboguer une application en utilisant la méthodologie de débogage de la simulation et les traces d'événements.
    • 9 - Utiliser la bibliothèque DSP de l'AI Engine pour accélérer le développement.

Prérequis

  • Confort avec le langage de programmation C/C++
  • Flux de développement de logiciels
  • Logiciel Vitis pour l'accélération du flux de développement des applications

Publics Concernés

  • Techniciens et Ingénieurs en électronique numérique
  • Toutes nos formations étant données à distance, sont accessibles aux personnes à mobilité réduite.
  • Notre partenaire AGEFIPH nous accompagne pour mettre en place les adaptations nécessaires liées à votre handicap.
              • agefiph

Notes

  • Date de version : 20/12/2021

Chapitres

Jour 1

Objectif 1

  • Vue d'ensemble de l'architecture de Versal ACAP {Lecture}
  • Introduction à l'architecture du moteur d'IA Versal {Lecture}
  • Mémoire et mouvement des données du moteur d'IA Versal {Lecture}

Objectif 2

  • Flux d'outils du moteur d'IA Versal {Lecture, Lab}
  • Partage des applications sur les Versal ACAPs {Lecture}

Objectif 3

  • Types de données : Types de données scalaires et vectorielles {Lecture}
  • Fonctions intrinsèques {Lecture}

Jour 2

Objectif 3

  • API pour les fenêtres et les données en continu {Lecture}
  • Le modèle de programmation : Noyau unique {Lecture, Labs}

Objectif 4

  • Le modèle de programmation : Introduction au graphique des flux de données {Lecture}
  • Le modèle de programmation : Noyaux multiples utilisant des graphiques {Lecture, Lab}
  • Analyse de la conception : Vitis Analyzer {Lecture}

Jour 3

Objectif 5

  • Flux de conception du système {Lecture, Lab}
  • Communication des données dans l'ACAP {Lectures, Lab}
  • Spécifications avancées pour la saisie de graphs {Lectures, Lab}

Objectif 6

  • Introduction aux fonctions intrinsèques avancées {Lecture}

Jour 4

Objectif 6

  • Implémentation du filtre symétrique de l'AI Engine {Lecture, Lab}
  • Opérations en virgule flottante {Lecture}

Objectif 7

  • Optimisation du noyau de l'AIE - Directives du compilateur {Lecture}
  • Optimisation des noyaux AIE - Style de codage {Lecture, Lab}

Objectif 8

  • Débogage et suivi des applications du moteur IA {Lectures, Lab}

Objectif 9

  • Vue d'ensemble de la bibliothèque DSP du moteur IA {Lecture, Labs}

Moyens Pedagogiques

  • Formation Inter-entreprise en ligne:
    • Présentation par Webex de Cisco
              • Webex de Cisco
    • Fourniture de matériel de cours en format PDF
    • Travaux pratiques sur PC à distance par RealVNC
              • REALVNC

Modalités de suivi et appréciation des résultats

  • Fiches de présence émargées
  • Questionnaire d’appréciation
  • Fiche d'évaluation portant sur :
    • Questionnaire technique
    • Résultat des Travaux pratiques
    • Validation des Objectifs
  • Remise d'une attestation avec évaluation des acquis

Encadrement

  • Formateur agréé XILINX : Ingénieur Electronique et Télécommunication ENSIL
    • Expert FPGA XILINX – Langage VHDL/Verilog – Design RTL
    • Expert SoC & MPSoC XILINX – Langage C/C++ – Design Systèmes
    • Expert DSP & RFSoC XILINX – HLS - Matlab - Design DSP RF
    • Expert ACAP XILINX – Engins AI – Architecte Système Hétérogènes

PC Recommandé

  • Configuration logicielle :
  • Configuration matérielle :
    • Ordinateur récent (i5 ou i7)
    • OS Linux 64-bits
    • Minimum 16Go de mémoire vive
    • Résolution d'affichage recommandée 1920x1080

Partenaire

xilinx atp