Mise à jour VHDL vers Verilog et Verilog vers VHDL

(ref.L_VV_UP)

2 jours - 14 heures

Objectifs

  • Après avoir suivi cette formation, vous aurez les compétences nécessaires pour :
    • 1 - Connaitre les jeux d'instructions pour la synthèse RTL et appréhender les différences et les multiples possibilités offertes par les langages VHDL et Verilog
    • 2 - Connaitre les jeux d'instructions pour la simulation et appréhender les différences et les multiples possibilités offertes par les langages VHDL et Verilog

Prérequis

  • Cette formation s’adresse aux ingénieurs électroniciens ayant déjà de bonnes connaissances en conception de circuit d’électronique numérique, et qui maitrisent l'un des langages de synthèse logique RTL (VHDL ou Verilog), désireux d’acquérir la connaissance supplémentaire du second langage de synthèse logique RTL (VHDL ou Verilog).

Publics Concernés

  • Techniciens et Ingénieurs en électronique numérique
  • Toutes nos formations étant données à distance, sont accessibles aux personnes à mobilité réduite.
  • Notre partenaire AGEFIPH nous accompagne pour mettre en place les adaptations nécessaires liées à votre handicap.
              • agefiph

Notes

  • Date de version : 13/12/2021

Chapitres

Objectif 1

  • Règles d'écriture du code VHDL/Verilog en synthèse logique
    • Notion d'entité/architecture
    • Objets et types prédéfinis
    • Instructions concurrentes
    • Instructions séquentielles
  • Gestion de la hiérarchie pour une meilleure réutilisation
    • Notions de variables et exemples d'utilisation
    • Généricité et paramétrage automatique des modules réutilisables
    • Attributs prédéfinis utiles en synthèse logique
    • Fonctions et procédures
    • Définition de packages et librairies

Objectif 2

  • Testbenches et simulation
    • Quelques règles de base pour l'écriture d'un testbench efficace
    • Instructions spécifiques à la simulation
    • Ecriture de modèles de composants destinés à rendre la simulation plus réaliste
    • Ecriture et lecture de fichiers ASCII
    • Génération de messages d'information

Moyens Pedagogiques

  • Formation Inter-entreprise en ligne:
    • Présentation par Webex de Cisco
              • Webex de Cisco
    • Fourniture de matériel de cours en format PDF
    • Travaux pratiques sur PC à distance par RealVNC
              • REALVNC

Modalités de suivi et appréciation des résultats

  • Fiches de présence émargées
  • Questionnaire d’appréciation
  • Fiche d'évaluation portant sur :
    • Questionnaire technique
    • Résultat des Travaux pratiques
    • Validation des Objectifs
  • Remise d'une attestation avec évaluation des acquis

Encadrement

  • Formateur agréé XILINX : Ingénieur Electronique et Télécommunication ENSIL
    • Expert FPGA XILINX – Langage VHDL/Verilog – Design RTL
    • Expert SoC & MPSoC XILINX – Langage C/C++ – Design Systèmes
    • Expert DSP & RFSoC XILINX – HLS - Matlab - Design DSP RF
    • Expert ACAP XILINX – Engins AI – Architecte Système Hétérogènes

PC Recommandé

Partenaire

xilinx atp