Conception avec les familles AMD 7-Series

(ref.F_7SERIE)
TIME

2 jours - 14 heures   

Objectifs et compétences visés

  • 1 - Savoir décrire les nouvelles fonctionnalités du CLB et l'impact qu'ils ont sur votre style de codage HDL
  • 2 - Savoir définir les ressources RAM de bloc, FIFO et DSP disponibles
  • 3 - Savoir concevoir correctement les ressources Entrées / Sorties et SERDES
  • 4 - Savoir identifier les ressources de routage d'horloge, MMCM, PLL
  • 5 - Savoir décrire les fonctionnalités supplémentaires disponibles (DDR3, transceivers, ...)

Publics Concernés

  • Techniciens et Ingénieurs en électronique numérique
  • Toutes nos formations étant données à distance, sont accessibles aux personnes à mobilité réduite.
  • Les personnes en situation de handicap peuvent avoir des besoins spécifiques pour suivre la formation. Notre partenaire AGEFIPH nous accompagne pour mettre en place les adaptations nécessaires liées à votre handicap. N’hésitez pas à nous contacter pour en discuter.agefiph

Prérequis

  • Connaissances basiques des architectures de FPGA
  • Une première expérience réussi d’une conception d’un FPGA à base de VHDL

Contenu de la formation

Jour 1

Objectif 1

  • Présentation FPGA de la série 7 {Lecture}
  • Architecture CLB {Lecture, Lab}
  • Slice Flip-Flops {Lecture}
  • Techniques de codage HDL {Lecture, Lab}

Objectif 2

  • Ressource mémoire Block RAM {Lecture, Lab}
  • Ressource mémoire FIFO {Lecture}
  • Ressources DSP {Lecture, Lab}

Jour 2

Objectif 3

  • Vue d'ensemble des ressources d'Entrée/Sortie {Lecture}
  • Ressources Electriques d'Entrée/Sortie {Lecture}
  • Ressources Logiques d'Entrée/Sortie {Lecture, Lab}

Objectif 4

  • Ressources d'horloges {Lectures, Lab}

Objectif 5

  • Contrôleurs de mémoire {Lecture}
  • Transceivers {Lecture}
  • Matériel dédié {Lecture}

Méthodes et suivi pédagogiques - Evaluation et reconnaissance

  • Méthodes pédagogiques :
    • Alternance de cours, de questionnaires techniques et d’exercices réalisés sur machine individuellement.
  • Suivi pédagogique :
    • Feuille de présence émargée
  • Evaluation pédagogique :
    • Fiche d'évaluation continue et de progression :
      • Questionnaire technique
      • Résultat des Travaux pratiques
      • Validation des Objectifs
  • Evaluation de satisfaction :
    • En fin de formation : fiche d’appréciation remplie par le stagiaire
    • A 3 mois : fiche d'évaluation remplie par le stagiaire après application entreprise
  • Reconnaissance :
    • Attestation de formation avec évaluation des acquis fournie au stagiaire
    • Certificat de réalisation fourni à son employeur

Moyens Pédagogiques

  • Formation Inter-entreprise en distanciel :
    • Connexion internet rapide, webcam, casque micro
    • Présentation par Webex de Cisco Webex de Cisco
    • Fourniture de matériel de cours en format PDF
    • Travaux pratiques sur PC individuel à distance par RealVNC REALVNC
  • Formation Intra-entreprise en présentiel sur site client : (modalités à valider en amont de la formation)
    • Suggestion de fourniture par le client :
      • Salle de formation
      • Vidéoprojecteur
      • Tableau blanc
      • PC individuel avec outils AMD
    • Fourniture par MVD Training :
      • Matériel de cours en format PDF
      • Travaux pratiques sur PC individuel (prêt de matériel possible sur demande)

Matériel Informatique Recommandé

  • Formation Inter-entreprise en distanciel :
    • Ordinateur récent OS Linux ou Windows 64-bits
    • Internet rapide, webcam, casque micro
    • Outil logiciel WebEx Cisco
    • Outils logiciels AMD à distance :
    • Outils logiciels AMD en local :
      • Outil logiciel AMD Vivado
  • Formation en présentiel sur site client :
    • Ordinateur récent OS Linux ou Windows 64-bits
    • Outil logiciel AMD Vivado

Encadrement Pédagogique

  • William Duluc, Ingénieur Electronique et Télécom, Expert AMD depuis 2009 et Formateur AMD depuis 2017 :
    • Expert FPGA AMD – Langage VHDL/Verilog – Design RTL
    • Expert SoC & MPSoC AMD – Langage C/C++ – Design Systèmes
    • Expert DSP & RFSoC AMD – HLS - Matlab - Design DSP RF
    • Expert Versal AMD – Engins AI – Architecte Système Hétérogènes

Partenaire Certifié

xilinx atp

Notes

  • Date de version : 15/11/2024