Concevoir avec l'ACAP de Versal : architecture et méthodologie et NoC

(ref.ACAP_ARC)

4 jours - 28 heures

Objectifs

  • Après avoir suivi cette formation, vous aurez les compétences nécessaires pour :
    • 1 - Décrire l'architecture de Versal ACAP à un haut niveau.
    • 2 - Décrire les différents moteurs du dispositif Versal ACAP
    • 3 - Utiliser les différents blocs de l'architecture Versal pour créer des systèmes complexes
    • 4 - Identifier les interfaces de programmation et décrire la séquence de démarrage
    • 5 - Connaitre et construire les couches logicielles compatibles dans l'ACAP de Versal
    • 6 - Effectuer une simulation et un débogage au niveau du système
    • 7 - Identifier les principaux composants du NoC et configurer la QoS dans l'ACAP de Versal
    • 8 - Décrire les moyens de débogage, les liens GT, le bloc PCIe et les fonctions de sécurité
    • 9 - Identifier et appliquer différentes méthodologies de conception

Prérequis

  • Aisance avec le langage de programmation C/C++
  • Flux de développement logiciel Vitis™ IDE
  • Flux de développement matériel avec la suite de conception Vivado®.
  • Connaissance de base des FPGA UltraScale™/UltraScale+™ et des MPSoC Zynq® UltraScale+

Publics Concernés

  • Techniciens et Ingénieurs en électronique numérique
  • Toutes nos formations étant données à distance, sont accessibles aux personnes à mobilité réduite.
  • Notre partenaire AGEFIPH nous accompagne pour mettre en place les adaptations nécessaires liées à votre handicap.
              • agefiph

Notes

  • Date de version : 20/12/2021

Chapitres

Objectif 1

  • Aperçu de l'architecture {Lecture}
  • Système de traitement {Lecture}
  • Flux d'outils de conception {Lecture, Lab}

Objectif 2

  • Moteurs adaptables (PL) {Lecture}
  • Moteur DSP {Lecture}
  • Moteur d'intelligence artificielle {Lecture}
  • Introduction et concepts NoC {Lecture, Lab}

Objectif 3

  • Ressources SelectIO {Lecture}
  • Architecture d'horloge {Lecture}
  • Temporisateurs, compteurs et RTC {Lecture}
  • Interruptions du système {Lecture}
  • Mémoire du dispositif {Lecture}

Objectif 4

  • Interfaces de programmation {Lecture}
  • PMC et Boot et configuration {Lecture, Lab}

Objectif 5

  • Pile logicielle {Lecture}
  • Flux de construction du logiciel {Lecture, Lab}

Objectif 6

  • Partitionnement d'applications {Lecture}
  • Simulation de systèmes {Lecture, Lab}

Objectif 7

  • Architecture NoC {Lecture}
  • Contrôleur de mémoire DDR NoC {Lecture}
  • Optimisation des performances du NoC {Lecture, Lab}

Objectif 8

  • Débogage {Lecture, Lab}

Objectif 8

  • Emetteurs-récepteurs série {Lecture}
  • PCI Express et CCIX {Lecture}
  • Fonctions de sécurité {Lecture}

Objectif 9

  • Migration de la conception des systèmes {Lecture}
  • Méthodologie de développement du matériel, de la propriété intellectuelle et des plates-formes {Lecture, Lab}
  • Méthodologie de conception de système {Lecture}

Moyens Pedagogiques

  • Formation Inter-entreprise en ligne:
    • Présentation par Webex de Cisco
              • Webex de Cisco
    • Fourniture de matériel de cours en format PDF
    • Travaux pratiques sur PC à distance par RealVNC
              • REALVNC

Modalités de suivi et appréciation des résultats

  • Fiches de présence émargées
  • Questionnaire d’appréciation
  • Fiche d'évaluation portant sur :
    • Questionnaire technique
    • Résultat des Travaux pratiques
    • Validation des Objectifs
  • Remise d'une attestation avec évaluation des acquis

Encadrement

  • Formateur agréé XILINX : Ingénieur Electronique et Télécommunication ENSIL
    • Expert FPGA XILINX – Langage VHDL/Verilog – Design RTL
    • Expert SoC & MPSoC XILINX – Langage C/C++ – Design Systèmes
    • Expert DSP & RFSoC XILINX – HLS - Matlab - Design DSP RF
    • Expert ACAP XILINX – Engins AI – Architecte Système Hétérogènes

PC Recommandé

Partenaire

xilinx atp