## **Programme de Formation**

Ref:F\_VBASE - 27/09/2025



# Conception de FPGA à l'aide de Vivado™

## **DURÉE DE FORMATION**



4 jours - 28 heures

## **OBJECTIFS ET COMPÉTENCES VISÉS**

- 1 Savoir utiliser la disposition de planification des E/S de Vivado IDE pour effectuer les affectations de broches.
- 2 Savoir décrire les flux de conception pris en charge par l'IDE de Vivado.
- 3 Savoir synthétiser et implémenter la conception HDL, et générer un rapport DRC pour détecter et corriger les problèmes de conception.
- 4 Savoir créer et empaqueter votre propre IP et utiliser l'intégrateur d'IP de Vivado pour créer une conception de bloc.
- 5 Savoir décrire comment l'analyse et l'optimisation de la puissance sont effectuées
- 6 Savoir appliquer les contraintes d'horloge, des E/S et d'exception de synchronisation et effectuer une analyse de timings.
- 7 Savoir identifier les techniques de conception synchrone
- 8 Savoir décrire comment le FPGA est programmé
- 9 Savoir utiliser l'analyseur logique et les noyaux de débogage de Vivado pour déboguer une conception.

## **PUBLICS CONCERNÉS**

- Techniciens et Ingénieurs en électronique numérique
- Toutes nos formations étant données à distance, sont accessibles aux personnes à mobilité réduite.
- Les personnes en situation de handicap peuvent avoir des besoins spécifiques pour suivre la formation. Notre partenaire AGEFIPH nous accompagne pour mettre en place les adaptations nécessaires liées à votre handicap. N'hésitez pas à nous contacter pour en discuter.



## **PRÉREQUIS**

- Connaissance de base du langage VHDL ou Verilog
- Connaissance de la conception numérique

#### **NOTES**

• Date de version: 15/11/2024



#### **Programme de Formation**

Ref:F VBASE - 27/09/2025



### CONTENU DE LA FORMATION

#### **JOUR 1**

- Objectif 1
  - Introduction à Vivado Design Flows {Lecture}
  - Introduction à l'architecture FPGA, 3D IC, SoC {Lecture}
  - Méthodologie UltraFast Design: Planning {Lecture}
  - Vivado Design Suite I / O Pin Planning {Lecture, Lab}
- Objectif 2
  - Mode de projet Vivado Design Suite {Lecture, Lab}
  - Scripting dans Vivado Design Suite Project Mode {Lecture}
  - HDL Coding Techniques {Lecture}
  - Inference {Lecture}
  - Simulation {Lecture, Lab}
- Objectif 3
  - o Synthèse et Implémentation {Lecture, Lab}
  - o Introduction à Vivado Reports {Lecture, Labs}

#### **JOUR 2**

- Objectif 4
  - Vivado IP Flow {Lecture, Lab}
  - o Création et emballage IP personnalisé {Lecture, Lab}
  - Utilisation d'un conteneur IP {Lecture}
  - Conception avec IP Integrateur {Lecture, Lab}
- Objectif 5
  - Analyse et optimisation de puissance à l'aide de Vivado Design Suite {Lecture}
- Objectif 6
  - Baselining {Lecture}
  - Rédacteur des contraintes de temps {Lecture}
  - Rapport de synthèse sur le timing {Lecture}
  - Ressources d'horloges {Lecture}

Introduction aux contraintes horloges {Lecture}

#### **JOUR 3**

- Objectif 6
  - Horloges générées {Lecture, Lab}
  - Rapport sur les réseaux d'horloges {Lecture}
  - Contraintes du groupe d'horloge {Lecture}
  - Rapport sur l'interaction entre les horloges {Lecture}
  - Analyse des délais de setup et de hold {Lecture}
  - Ressources logiques E/S {Lecture}
  - Contraintes d'entrées/sorties et horloges virtuelles {Lecture, Lab}
  - L'assistant sur les contraintes de temps {Lecture}
  - Introduction aux exceptions de timings {Lecture, Lab}
- Objectif 7
  - o Techniques de conception synchrone {Lecture}
  - Circuits de synchronisation {Lecture}
  - o Priorités des contraintes de timing {Lecture}

#### **JOUR 4**

- Objectif 8
  - o Introduction à la configuration FPGA {Lecture}
  - Processus de configuration {Lecture}
  - Modes de configuration {Lecture}
  - Chaînes et gangs en configuration {Lecture}
  - Sécurité des bitstreams {Lecture}
- Objectif 9
  - Introduction à Vivado Logic Analyzer {Lecture}
  - Introduction au déclenchement {Lecture}
  - Cores de débogage {Lecture}
  - Flux de débogage instanciation HDL {Lecture, Lab}
  - Flux de débogage insertion dans la netlist {Lecture, Lab}
  - Flux de débogage dans la conception d'un bloc d'intégration IP {Lecture, Lab}

## MÉTHODES ET SUIVI PÉDAGOGIQUES - EVALUATION ET RECONNAISSANCE

#### • Méthodes pédagogiques :

o Alternance de cours, de questionnaires techniques et d'exercices réalisés sur machine individuellement.

#### • Suivi pédagogique :

Feuille de présence émargée

#### • Evaluation pédagogique :

- o Fiche d'évaluation continue et de progression :
  - Questionnaire technique
  - Résultat des Travaux pratiques
  - Validation des Objectifs

#### • Evaluation de satisfaction :

- o En fin de formation : fiche d'appréciation remplie par le stagiaire
- o A 3 mois : fiche d'évaluation remplie par le stagiaire après application entreprise

#### • Reconnaissance:

- o Attestation de formation avec évaluation des acquis fournie au stagiaire
- o Certificat de réalisation fourni à son employeur



#### **Programme de Formation**

Ref:F VBASE - 27/09/2025



## MOYENS PÉDAGOGIQUES

#### • Formation Inter-entreprise en distanciel :

- o Connexion internet rapide, webcam, casque micro
- Présentation par Webex de Cisco



- o Fourniture de matériel de cours en format PDF
- Travaux pratiques sur PC individuel à distance par RealVNC
- Formation Intra-entreprise en présentiel sur site client : (modalités à valider en amont de la formation)
  - Suggestion de fourniture par le client :
    - Salle de formation
    - Vidéoprojecteur
    - Tableau blanc
    - PC individuel avec outils AMD
  - Fourniture par MVD Training :
    - Matériel de cours en format PDF
    - Travaux pratiques sur PC individuel (prêt de matériel possible sur demande)

## MATÉRIEL INFORMATIQUE RECOMMANDÉ

#### • Formation Inter-entreprise en distanciel :

- Ordinateur récent OS Linux ou Windows 64-bits
- o Internet rapide, webcam, casque micro
- Outil logiciel WebEx Cisco
- o Outils logiciels AMD à distance :
  - Outil logiciel RealVNC Viewer
- Outils logiciels AMD en local :
  - Outil logiciel AMD Vivado 2022.2
- Formation en présentiel sur site client :
  - o Ordinateur récent OS Linux ou Windows 64-bits
  - o Outil logiciel AMD Vivado 2022.2

## **ENCADREMENT PÉDAGOGIQUE**

- William Duluc, Ingénieur Electronique et Télécom, Expert AMD depuis 2009 et Formateur AMD depuis 2017 :
  - o Expert FPGA AMD Langage VHDL/Verilog Design RTL
  - Expert SoC & MPSoC AMD Langage C/C++ Design Systèmes
  - o Expert DSP & RFSoC AMD HLS Matlab Design DSP RF
  - o Expert Versal AMD Engins AI Architecte Système Hétérogènes

## CONTACT TECHNIQUE, PÉDAGOGIQUE, ADMINISTRATIF ET FINANCIER

William DULUC, 06 74 52 37 89, info@mvd-training.com